DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

8672225

Basic Patent (No,Kind,Date): JP 1089464 A2 890403 <No. of Patents: 001> SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (Inventor): SHIGYO NAOYUKI

IPC: \*H01L-029/78; H01L-027/12 Derwent WPI Acc No: G 89-142694 JAPIO Reference No: 130321E000113 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 1089464 A2 890403 JP 87244062 A 870930 (BASIC)

Priority Data (No,Kind,Date): JP 87244062 A 870930

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 02791864

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.:

**01-089464** [JP 1089464 A]

PUBLISHED:

April 03, 1989 (19890403)

INVENTOR(s): SHIGYO NAOYUKI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-244062 [JP 87244062]

FILED:

September 30, 1987 (19870930)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS:

42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 790, Vol. 13, No. 321, Pg. 113, July

20, 1989 (19890720)

# **ABSTRACT**

PURPOSE: To decrease an electric field in the vicinity of a drain, to decrease impact ionization, to prevent kink in a thin film SOIMOSFET, and to make it possible to suppress the decrease in breakdown strength, by offsetting a gate electrode and source and drain regions.

CONSTITUTION: A CVD oxide film 2 and a polycrystalline silicon film 3 are sequentially deposited on a single crystal silicon substrate 1. The polycrystalline silicon film 3 is made to be a single crystal film by laser beam annealing technology and the like. Then, B ions are implanted, and the film is made to be a p-type SOI layer. Thermal oxidation is further performed. A gate oxide film 4 is formed. Then, a polycrystalline film 5 is deposited. A gate is formed by patterning. Then, a CVD oxide film 7 is deposited. Etching is performed by RIE. The CVD film is made to remain on the side wall of the gate. Thereafter, As ions are implanted, and source and drain regions 6 are formed. The gate electrode 5 and the drain layer 6 are offset. Thus an electric field in the vicinity of the drain can be decreased. As a result, impact ionization is weakened, and the generation of kink of current and voltage characteristics can be suppressed.

⑩特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭64-89464

@Int\_Cl\_4

識別記号

庁内整理番号 Y = 2005 = 55 匈公開 昭和64年(1989)4月3日

H 01 L 29/78 27/12 3 1 1

X-7925-5F 7514-5F

審査請求 未請求 発明の数 4 (全5頁)

49発明の名称

半導体装置及びその製造方法

②特 願 昭62-244062

**❷出** 願 昭62(1987)9月30日

70発明者 執行

直之

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

切出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

⑫代 理 人 弁理士 則近 憲佑 外1名

明 組 書

1. 発明の名称

半導体装置及びその製造方法

### 2. 特許請求の範囲

(1) 半導体基板上に堆積した絶縁膜上に形成する 電界効果型半導体装置において、絶縁膜上の半導 体層の原さが前配電界効果型半導体装置のしきい 電圧をゲート電極に印加した時に、前配半導体層 の下面まで空乏化する膜厚以下の厚みであり、また、前配ゲート電極とソー・ドレインまたはドレイン 1 ン領域との間に 0.1 µm以上のオフセットを有することを特徴とする 電子が来型半導体装置。

(2) 半導体基板上に堆積した絶縁膜上の電界効果型半導体装置の製造方法において、前配絶縁膜上に半導体層を前配電界効果型半導体装置のしきい電圧をゲート電極に印加した時に前配半導体層の下面まで空乏化する膜厚以下の厚さで形成する工程と、ゲート電極を形成する工程と、前配ゲート電極と前紀ゲート側壁の絶縁膜をマスクとしてイオン

注入によりソース・ドレインを形成する工程とを 含むことを特徴とする半導体装置の製造方法。

(3) 半導体基板上に堆積した絶敏膜上に形成する 電界効果型半導体装置において、絶縁膜上の半導体層の厚さが前記電界効果型半導体装置のしきい 電圧をゲート電極に印加した時に前記半導体層の 下面まで空乏化する膜厚以下の厚みであり、また、 ソース・ドレインと前記半導体層の接合近傍に半 導体層と同型でかつ機度は半導体層よりも繰い領 域を有することを特徴とする<del>電界効果型</del>半導体装 値。

(4) 半導体基板上に堆積した絶缺膜上の電外効果型半導体装置の製造方法において、前配絶縁膜上に半導体層を前配電界効果型半導体接近のした時に前配半導体層の下面まで空乏化する距厚以下の厚さで形成する工程と、ゲート電極をである工程と、前配ゲート電極と前配ゲート関係の絶

殿膜をマスクとしてイオン注入によりソース・ドレインを形成する工程とを含むことを特徴とする 半導体装置の製造方法。

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は、MOSFET およびその製造方法に関する。

(従米の技術)

LSIの散細化に伴い配線容量やソース・ドレインと基板間との寄生容量が回路の動作速度に大きな影響を与えている。この寄生容量の低減を目ざしてSOIMOSFETが提案された。しかし、SOIMOSFETでは、第2図の一点鎖線に示すように低流電圧特性にKinKが現われる。この原因は第3図を用いて説明できる。ドレイン近傍の高電界によってインパクト・イオン化が起こり、電子と正孔が発生する。nチャネルMOSFETの場合は、発生した正孔がSOI 層3に貯まる。このSOI 層3に貯まった正孔はSOI 基板電位を上昇させ結果的

アニール技術等の周知の技術を用いて数多結晶シリコン膜 3 を単結晶化させ次に、加速電圧 4 0 KeV ドーズ量 1×10<sup>12</sup> cm<sup>-2</sup> でBをイオン注入し P 形 SOI 層とする。 さらに第 4 図 (b) に示すように 2 5 nm の ゲート 散 化 膜 4 を形成し、次に多結晶シリコン膜 5 を堆積しパターニングレゲートを形成 い さらにソース・ドレイン層 6 をイオン注入で形成 する。

(発明が解決しようとする問題点)

SOIMOSFET では構造上地流電圧特性に KinK が現われ、回路設計を難しくさせている。また、 薄膜 SOIMOSFET では KinK がなくなるが、耐圧が 低下するという問題があった。

本乳明は上配事情を考慮してなされたもので、 その目的とするところは、薄膜 SOIMOSFET において KinK がなく、かつ耐圧の低下を抑制することを 可能とする半導体装置およびその製造方法を提供 することにある。

(発明の目的)

(問題を解決するための手段)

にしきい値 Vth が低下し世流が流れる。とれが KinKとなる。

SOI 層 3 の膜厚を薄くすることによって、KinKを抑えられることが吉見等によって明らかになった。これは、SOI 層 3 の膜厚が薄いために SOI 層 3 に正孔が貯まる量が低下するためである。 しかし、この薄膜 SOIMOSFET では第 2 図に破線で示すように耐圧が低下する。これは、発生した正孔がソース近傍の性位障壁を低下させ、バイポーラ動作により電流が流れるためである。

つまり、インパクト・イオン化により発生した 正孔がソース近傍の低位降壁を似下させ低流が流 れ、これによりインパクト・イオン化がさらに強 くなり、これがまたソース電位を下げるという正 帰環となるためである。この耐圧の低下は MOSFE Tの素子特性として好ましくない。

ことで、従来の SOIMOSFET の製造方法について第 4 図を用いて簡単に述べてかく。シリコン基板 1 上に CVD 酸化膜 2 を 1μm 堆積し、次に、多結晶シリコン膜 3 を 0.5 μm 堆積しレーザ・ビーム・

本発明の骨子は第1図(b)に示すようにゲート 世福5とリース・ドレイン領域6とをオフセット にすることによりドレイン近傍の選昇を低下させ インパクト・イオン化を低級し耐圧を向上させる ことである。

(作用)

本発明によれば、ゲート電極がリース・ドレインとオフセットになっていることにより、ドレイン近傍の電界を緩和させインパクトイオン化を抑えKinKをなくすことができ、また、パイポーラ動作によるプレーク・ダウンを抑制し耐圧を向上させることができる。

(契施例)

以下、本発明の詳細を図示の実施例によって説明する。

第1図は本発明の奥施例に保わるnチャンネルSOIMOSFETの製造工程を示す断面図である。まず、第1図(a)に示す如く、例えば、単結晶シリコン基板1上にCVD 彼化膜2を14m 堆積し、次に、多結晶シリコン膜3を0.054m 堆積し、レーザ・

ヒーム・アニール技術等の周知の技術を用いて該多結晶シリコン膜 3 を単晶化させ次に例えば加速 電圧 1 0 KeV ドーズ盤 1×10<sup>12 cm-2</sup> でBをイオン注入しこれを p 形 SOI 層とする。さらに、熱酸化を行い例えば 25 nm のゲート酸化膜 4 を形成し、 次に多結晶シリコン膜 5 を堆積しパターニングによってゲートを形成する。次に、例えば、 CVD 酸化膜 7 を 0.7 μm 堆積し RIE によりエッチングし、ゲートの側壁に CVD 酸化膜を第 1 図 (b) に示すように残値させる、この後、加速電圧 4 0 KeV ドーズ 最 3×10<sup>15 cm-2</sup> で As を 1 オン注入し、ソース・ドレィン領域 6 を形成する。

かくして本実施例によれば、ゲート電極5とドレイン備6がオフセットになっており、これによりドレイン近傍の電界が低波でき、その結果インパクト・イオン化が弱まり電流電圧特性のKinKを抑制することができる。

尚、本発明は上述した実施例方法に限定される ものではない。ゲート側壁膜7に関して CVD 酸化 腹を RIE によりエッチングすることにより形成し

とにより電位障壁を高め、バイポーラ動作による ブレーク・ダウンを抑制し耐圧を向上させること ができる。

以下、その詳細を図示の実施例によって説明する。

第5図はこの発明の実施例に係わるnチャネルSOIMOSFETの製造工程を示す断面図である。まず、第5図(a)に示す如く、例えば、単結晶シリコン態を1上にCVD 限化膜2を1μm 堆積し、次に、多結晶シリコン膜3を0.05μm 堆積し、レーザ・ヒーム・アニール技術等の周知の技術を用いて放多結晶シリコン膜3を単晶化させ次に例えば加速を発品シリコン膜3を単晶化させ次に例えば加速を発出したれをp形SOI層とする。さらに、熱酸化を行い例えば25nmのゲート酸化膜4を形成し、次に多結晶シリコン膜5を堆積しバターニングによりに分析を形成する。次に、第5図(b)に示すようにBを例えば10KeV1×10<sup>15cm-2</sup>でイオン注入しp<sup>+</sup>層8を形成する。この後、例えばCVD 酸化膜7を0.7μm 堆積しRIEによりエッチングレゲー

たが、ゲート側壁に絶縁膜が形成できれば、例えば、ゲート多結晶シリコン膜 5 を酸化する方法でも良い。また、実施例ではn チャンネル SOIMOS-FET の製造方法を示したが、本発明は p チャネル SOIMOSFET にも同様に適用することができる。

次に、本発明の他の例について説明する。

先に述べたように SOIMOSFET では构造上電流 電圧特性に KinK が現われ、回路般計を難しくさせ ている。また、 海膜 SOIMOSFET では KinK がなく なるが、耐圧が低下するという開始があった。

本発明によれば、ソース近傍に p<sup>+</sup> 傷を設けるこ

トの側壁に CVD 酸化膜を 新 5 図(c) に示すように残 酸させる。次に、加速 UE 4 0 KeV ドーズ量 3× 15<sup>15 cm-2</sup> で As を 1 オン注入し、ソース・ドレイ ン領域 6 を形成する。

尚、第5図に示した本発明は上述した実施例方法に限定されるものではない。ゲート側盤膜7に関してCVD 放化膜を RIE によりエッチングすることにより形成したが、ゲート側壁に絶縁膜が形成できれば、例えば、ゲート多結晶シリコン膜5を散化する方法でも良い。また、契施例では n チャネル SOIMOSFET の 製造方法を示したが、本乳明は p チャネル SOIMOSFET にも同様に適用することができる。

#### (発明の効果)

ある。

以上述べたように第1図に示した本発明によればゲートとドレインをオフセットにすることに

よりドレイン近傍の電界を低波できインパクト・ イオン化が弱まることにより MOSFETの電流電圧 特性における KinK を抑制することができ、さらに、 パイポーラ動作によるプレーク・ダウンを抑制で き MOSFETの耐圧を向上することができる。

以上述べたよりに第5図に示した本発明によればソースとチャネル領域の間に p<sup>+</sup> 層を設けることにより、単位障壁を高めることができ、パイポーラ動作によるグレーク・ダウンを抑制でき MOSFET の耐圧を向上することができる。

## 4. 図面の簡単な説明


第1図は本発明の契施例の製造工程を示す断面図、第2図は本発明をよび従来法による SOIMOS-FET の低飛特性図、第3図は KinK およびバイポーラ助作によるブレーク・ダウンを説明するための模式図、第4図は従来法による製造工程を示す断面図、第5図は MOSFET の製造工程を示す断面図である。

1 … 単結晶シリコン 蒸板、 2 … CVD 酸化膜、 3 … p 形 等 結晶 シリコン膜、 4 … ゲート 酸化膜、 5…多結晶シリコン・ゲート電板。


6 ··· n<sup>+</sup> ソース・ドレイン 履

7 ··· ゲート 側壁 CVD 核化膜。


代理人 弁理士 則 近 憲 佑 伺 松 山 允 之



(



# 特開昭64-89464(5)



( )

